我印象中，最开始这只是实习生的 hackthon 作品。
后来不知道怎么被自媒体以讹传讹的就变成微软苏州抵制加班了。

说老实话，在外企工作经常要跟世界各地的同事或者客户开会，时区不一样凑个时间不容易。所以早起开会或者晚上不睡觉开会都是家常便饭。

就随便买了个砂锅煲汤用。。。

脉脉上 P7 不都是 package 100 万起步吗

可能哪个插件对 neovim 支持不好？

Senior SDE 吗？
就是在公司里干活和背锅的主力军。。。

不算房子 100%
算房子 1%。。。

In the United States, G.D.P. isn’t reported as a simple change from one quarter to the next. It’s reported as an annual rate. (Technically a seasonally adjusted annual rate.) Think of it this way: If this rate of change held steady, this is how much G.D.P. would grow or shrink over a full year.

A negative 35 percent annual growth rate would mean economic output was 10.2 percent smaller in the second quarter than in the first. (It’s not as simple as dividing the annual rate by four, because growth rates compound.)

从 NYTimes 摘的

下个月再战？
距离下个月只有 1 个交易日了。。。

我用的 sleep cycle

报警

C 语言

很多科技公司都允许员工永久在家办公了。这就是疫情后的 new normal 。
当然还有 gitlab 这种，从创立以来就一直是在家办公的。

@takemeaway 哈哈哈你这个头像很好笑

总之现在的制程和晶体管的特征尺寸关系已经不大了，基本就是个代号而已。
你可以理解为，TSMC 现在量产的最先进工艺名字叫"7nm"，而 Intel 同等的工艺名字叫"10nm"，而其他厂商都是采用 TSMC 的起名方式。

讲一点半导体制造产业的历史，很多人可能都很熟悉了。

最早的制程指的是晶体管的特征尺寸，即晶体管的栅级宽度。根据摩尔定律，集成电路的集成度每 18 个月翻一倍，也就是晶体管的特征尺寸会缩小 1.414(根号 2)倍。

所以早年的时候，各个 IDM 、Foundry 和 EDA 厂商是很轻松的，只要每 18 个月把所有东西都除以根号二，基本就可以搞出下一代工艺了。而在那个时代，Intel 一直领先所有厂商一代工艺。

这种状况一直持续到了 22nm 工艺的时候，由于 FINFET 的出现，晶体管的特征尺寸已经不能完全代表集成电路的集成度了。因此 TSMC 和 SAMSUNG 在工艺命名上耍了点小聪明，终于在名义上赶上了 Intel 的进度。但是看晶体管密度的话，Intel 仍然是吊打其他厂商的同代工艺。尽管如此，在 Intel 很少为别家代工的时代，这已经足够 TSMC 接到足够多的订单，而 TSMC 也明智的把大部分收入都投入到了研发当中。半导体工艺的研发完全是资本密集型的，谁投的钱多，谁的进度就快。

终于在 16 年，TSMC 推出了他们的 10nm 工艺，在实质上赶上了 Intel 当时的 14nm 工艺，这使他们的研发投入也一举超越了 Intel 。那之后的事情大家都熟悉了，TSMC 在 18 年推出了 7nm 工艺，而 Intel 依然解决不了 10nm 良率低的问题。其他 foundry 除了 Samsung 在举国之力的支持下苦苦支撑，都宣布放弃了先进工艺的研发。

后面持续通货膨胀
未来可能你一年就能赚 140 万了

为啥测试可以有权限改数据库，看你的描述是生产库？